这款基于54nm工艺的芯片将使海力士的生产效率比60nm级制程要高50%,同时成本更低。该公司采用了“3D晶体管”架构和“W-DPG”(双闸极,Dual Poly Gate)技术,将使漏电率最小化,在减少了功能的同时可有效地进行性能优化。
该技术将会扩展至DDR3 DRAM上,同时,已通过认证的1GB DDR2和DDR3芯片将会在明年下半年开始量产。该制程将面向于PC内存、Graphic DRAM(图形DRAM)以及Mobile DRAM(移动DRAM)。
对文件系统和存储基准测试九年研究的探讨
稳住阵脚:中端存储市场四大支柱
希捷 vs. STEC:错过 or 无视?
谁将是STEC一家独大的终结者?
IBM、NetApp等厂商着手解决虚拟I/O瓶颈
存储时间《体验艾美嘉
存储视频:艾美加系列